Een recente wetenschappelijke doorbraak laat zien dat het proces van chipontwerp drastisch kan worden versneld door de inzet van generatieve kunstmatige intelligentie. Onderzoeker Jason Hickey is erin geslaagd om in een periode van slechts vijf weken een volledig geverifieerde RISC-V-processor te ontwikkelen en te produceren. Het meest opvallende aan dit project is dat de volledige route van de applicatiecode naar het uiteindelijke silicium werd afgelegd door een groep AI-agenten, zonder dat er handgeschreven RTL-code (Register Transfer Level) door mensen werd toegevoegd.
Een nieuwe rol voor machineverificatie
Decennialang werd machineverificatie beschouwd als een proces dat te kostbaar en tijdrovend was voor de meeste projecten. Volgens een publicatie op arxiv.org is deze dynamiek nu volledig gekanteld. Door de enorme snelheid waarmee AI-systemen code kunnen genereren, is strikte verificatie niet langer een luxe, maar een noodzaak om de productiviteit te waarborgen. De verificatie fungeert in dit proces als een onpartijdige scheidsrechter, waardoor een enkele menselijke operator op grote schaal autonoom werk van machines kan aansturen.
Het project werd gerealiseerd met behulp van standaard consumentenabonnementen voor AI. De workflow omvatte de gehele keten: van de initiële applicatiecode en een geverifieerde compiler tot een RISC-V-processor die via een community silicon shuttle werd ingediend. Hierbij is geen enkel bewijs door een menselijke reviewer gecontroleerd; alle hardware-ontwerpen zijn puur door AI gegenereerd.
De strijd tegen AI-hallucinaties
Om te voorkomen dat de AI foutieve informatie genereert — een fenomeen dat bekendstaat als hallucinaties — implementeerde Hickey de zogenaamde "Salt-methode". Deze aanpak maakt gebruik van een bewijskern (proof kernel) die fungeert als filter. In plaats van dat mensen de code regel voor regel controleren, wisselen AI-agenten wiskundige claims uit als artefacten die eerst door deze kern moeten worden gevalideerd. De menselijke rol is hierbij beperkt tot het vaststellen van de algemene ontwerpen en het nemen van uiteindelijke beslissingen.
Het verificatieproces verloopt stapsgewijs, beginnend bij de Lean 4-kern en eindigend bij een SAT-gecontroleerde equivalentie aan de grens van het silicium. Zoals beschreven door arxivtldr.org, vertegenwoordigt deze methode een fundamentele verschuiving in hardware-ontwerp, waarbij autonome ontwikkeling op schaal veilig en betrouwbaar wordt.
Transparantie en foutenanalyse
Om de validiteit van de resultaten aan te tonen, is het volledige proces gedocumenteerd. Dit omvat de herkomst van theorema's en een strikte registratie van de bestede menselijke tijd. Tussen 7 en 20 juli 2026 werd een foutenregister bijgehouden waarin in totaal 256 fouten werden opgespoord en gecorrigeerd. Ondanks deze incidenten tijdens het proces, stelt de auteur via fzhiy.net dat er geen onjuiste bewijzen in het definitieve record terecht zijn gekomen.
Context en reikwijdte
Hoewel de resultaten baanbrekend zijn, is er ook nuance nodig over de bredere impact. Volgens analyse van workforcefutures.net betreft dit project een specifieke casestudy geleid door een expert. De resultaten tonen aan wat technisch mogelijk is in een gecontroleerde setting, maar vormen nog geen sluitend bewijs dat dit direct zal leiden tot een algemene productiviteitsstijging of grootschalige economische veranderingen binnen de gehele chipsector.